作者 | danner dan
在cst pcb studio进行信号完整性（si）和电源完整性（pi）仿真的过程中，可能需要对导入的pcb进行修改。例如将pcb进行裁剪操作后，需要在截断的信号线一端或者两端创建端口，该如何实现呢？
具体实现方法可以分为以下两种情况：①采用2d tl和3d peec求解器时，在pcb上任何想要加端口的位置创建terminal即可添加端口；②采用cst pcb studio中其它求解器时，先创建terminal，再将terminal变为virtual component，即可添加端口。
1. 首先介绍采用2d tl和3d peec求解器时创建端口的方法。裁剪后的pcb如下方右图所示，4根单端信号线一端的引脚（从上到下依次是a1、a2、a3、a4）位于芯片ic1下方，信号线的另一端被截断。如果后续要进行相关仿真，则需要在信号线被截断处添加端口。以第一条信号线（net1）为例，先在导航树中选择terminals，然后右键选择new terminal。
接下来按照右上角提示进行操作，在pcb区域双击选择要添加terminal的位置，弹出create new terminal对话框。在此对话框中，可以在layer一栏选择terminal所在的层，在net一栏选择terminal所属的网络。在position一栏显示了选取的terminal 在x/y方向上的坐标，也可以在此处直接输入或修改terminal的坐标。最后，点击ok完成创建。
按照同样的方式，在第二条信号线（net2）截断处创建了terminal - t2。然后在导航树中选中两个terminal对应的nets，再点击2d (tl)图标；在2d (tl) modeling settings对话框中，点击add按钮，下方就会出现对应的nets包含的所有端口，其中就有我们创建的t1和t2。点击update schematic按钮，完成后进入schematic界面，可以看到成功添加了t1和t2两个端口（对应引脚t1和t2）。
2. 接下来介绍在cst pcb studio中采用其它求解器（除2d tl和3d peec之外）时创建端口的方法。以si td为例，首先按照前文的方式创建terminal，terminal创建好之后，在导航树中同时选中两个terminals，然后右键选择new virtual component ；在弹出的create virtual component对话框中按下方右图所示进行设置，即可将terminal转换为virtual component，从而将t1转换为引脚 vcomp-1，将t2转换为引脚 vcomp-2 。
3.
点击si td图标，选择对应的nets，可以看到创建的引脚 vcomp-1和vcomp-2，至此成功创建了端口。
（内容、图片来源：cst仿真专家之路公众号，侵删）
和记娱乐怡情博娱188的版权与免责声明：
凡未注明作者、来源的内容均为转载稿，如出现和记娱乐怡情博娱188的版权问题，请及时联系和记娱乐怡情博娱188处理。我们对页面中展示内容的真实性、准确性和合法性均不承担任何法律责任。如内容信息对您产生影响，请及时联系和记娱乐怡情博娱188修改或删除。
